咱不厚道，喜欢一点点地剖析人家的话。
HT是什么定义我知道，你不是写论文，不用搞得那么好笑的，结合HT 和我前面说的CPU NB，你就会明白了，有个算法的，既然你是intel的fans，那你就应该看清楚HT和NB频率，还有那个k10时代的算法。你找那么东西搞得我很无奈呀，为什么呢，因为我说的HT是AMD计算内存及cpu内集成内存控制器通道效率的其中一项，(至于式子我不说了，你那么聪明能查出来的)呵呵，我不是说HT是内存和CPU的连线，前面我提过有HT和NB频率，HT对集成的内存控制器影响很大的，
yumen 发表于 2010-2-15 23:25 历史图片暂不可用
小Y同学作为一个超频爱好者，对于HT总线的理解以及内存控制器频率（NB频率）的理解建立在实践中提升处理器频率的情况之下。而翻阅了不少网络资料以及AMD的白皮书，我可以看到的是这样一句话“但新发布的HyperTransport 3.0则并非仅仅是如此。HyperTransport 3.0是专为AMD的未来计算平台而设计，除了性能大幅度提升外，HyperTransport 3.0还带来许多革命性的新特性，如跨系统连接、总线的自适应配置、热拔插支持、更先进的电源动态管理机制，并且还支持HTX接口以及远程信号传输等等。
当HyperTransport应用于内存控制器时，其实也就类似于传统的前端总线(FSB,Front Side Bus)，因此对于将HyperTransport技术用于内存控制器的CPU来说，其HyperTransport的频率也就相当于前端总线的频率。” 引用自
http://baike.baidu.com/view/67923.htm?fr=ala0_1 百度百科对HyperTransport技术的介绍。
我还没能确定HT总线技术是否应用于AMD的内存控制上，而资料上也没有明确说明，因为从语句上分析只是一种假设，希望Y同学可以给个链接文档，让我们确认下HT总线技术确实应用在了amd内存控制上。
其次，在超频的介绍中，有两点要注意，1，AMD内部内存控制器频率不得低于HT总线频率，2，AMD内存频率与处理器频率相关联，而HT总线是处理器与北桥之间的沟通链路，与处理器频率没有绝对关系。 我这里有个地方要注意，内存控制器频率与内存频率有所不同，因为内存控制器频率相当于一种总线技术，不确定地等于HT总线技术，因此也就是一条路那样的定义，而不少超频玩家都建议略微降低NB频率（内存控制器频率）以及HT总线频率，这样不会太影响系统性能，又能减轻整体负担达到更高的频率。
那客官，您从这，看到内存频率以及双通道与HT总线技术提升的关系了么？说实话，我没看到。
附上K10频率算法：
Phenom构架能调整频率有3种：外频、HT总线、内存控制器。
他们的关系是：外频×倍频=总的处理器频率
HT总线=外频×9（默认） 《--默认可以被破除，外频随着处理器变，倍频自己调低
内存控制器=外频×9（默认） 《--默认可以被破除，外频随着处理器变，倍频自己调低
内存控制器频率≥HT总线频率（也就是说以外频250为例，HT总线假如是250×9=2250，那么即使内存控制器设置为250*8=2000，它的频率依然还是2250）
咱来第二段：
你提供的材料里面有说的，这里简单的说明就是CPU和北桥芯片的双向连接，单靠CPU内存控制器没有北桥，上内存是没用的，yumen 发表于 2010-2-15 23:25 历史图片暂不可用
这句说完后面就没论点地提出下一句：
现在HT高规范的存在极大的联通了处理器和芯片组，原本要经过北桥来控制内存（AMD cpu没集成内存控制器那时）CPU到北桥再到内存。因为NB的发热量和内存控制的延迟，需要突破北桥的链接通道，位宽成了平台的性能瓶颈，也就是CPU处理得快，但是由于通过北桥的位宽和延迟而造成了效率的低下。
通过内存控制器内置，传输直接变成cpu到北桥，北桥返回cpu，cpu再到内存，看似CPU与内存的传输多了一个步骤，就是CPU在传输过程中出现两次，正是这两次让AMD发掘了超线程。为什么呢？
因为在内存控制器集成在CPU后，原本的K8架构通过HT传输标准在北桥设计上直接连通CPU NB（注1），这个cpu NB并不是内存控制器，也不是北桥，而是类似于多管道的CPU数据传输全连（注2），也产生了新的指令数据管道，其作用相当于把整个北桥嫁接在CPU上，CPU不用通过特殊数据管道来传输，其指令数据管道已经可以让北桥发出巨大整倍数的图形或带宽数据的统一处理及收集定点，而在此过程中，原本需要由CPU来处理的图形以及带宽数据，通过CPU原本的指令管道指令出现了通过CPU过程中不发生校验和处理而直达内存指定点情况，（注3）而此时CPU内部的内存控制器已经指定当点图形运算或带宽数据处理位址接收特定的数据运算。yumen 发表于 2010-2-15 23:25 历史图片暂不可用
这段大概意思就是内置了内存处理器对于K8和K10的意义，而注1，翻阅四五个资料，都没有提到AMD把HT1.0 或者HT2.0应用在了内存控制上或者NB设计上；注2，这会儿又不用HT技术来说，而是用”多管道“了，而注3，则是针对由于早期K8的图形控制在主板芯片上，如果要沟通图形数据，必须要通过主板芯片-处理器-内存-处理器，这样一个过程，数据周期过长，所以就有这一个改良的说法。
那也跟HT3.0总线与内存双通道效率提升非常明显的说法没啥关联啊````这里我只能球详细了。
第三段
更因为CPU内集成内存控制器，NB频率必须要一定提高与HT协调。这个NB频率就是在k10结构CPU上出现的其可以定义为HT3.0标准的并发NB频率（注4），可以理解为CPU—内存通道。k10时代的HT—NB效率其效果可以通过HT定义算出来，这里不做分析。yumen 发表于 2010-2-15 23:25 历史图片暂不可用
好啦，这回接回来了，就是说，NB频率要与HT总线频率协调，不过Y同学这次给出了个定义--注4，他直接把HT3.0总线技术与NB频率关联了，这希望有个严格的技术白皮书支持，虽然我明白这两种频率肯定脱不了干系，但如此确之凿凿地说成一样东西，我们还是希望有个解释的。还有一个问题我不明白，内存频率与内存控制器频率有何关联呢？望公式说明或引用文档。
最后一段了，哎呀各位看官看到这儿还真辛苦你们了，我手边要有美女图一定拿来犒赏各位
k8时代后由于这个HT的传输规范发展迅速，直连数据管道已经分化出指令数据管道，特殊数据管道和图形数据管道等。HT在达到3.0后，对于平台数据处理来说是质的飞跃。yumen 发表于 2010-2-15 23:25 历史图片暂不可用
这段呢，是说HT总线技术不再仅仅是应用与处理器与主板芯片的沟通了，而是有不同数据的相互通联，在各种领域发挥特长。
咱写文章要有重点以及目标，这偏题作文是我强项，不过这次我得甘拜下风了。这好好的一个”双通道单通道优势是否明显“的论题，被拉扯到”HT3.0总线技术超棒啊！“的头上，这叫啥事儿嘛